11月11日，一年一度的设计业盛会ICCAD 2023在广州圆满落幕，本次年会以“湾区有你，芯向未来”为主题，汇集了集成电路产业链各个环节的多家企业。英诺达携最新EDA产品出席此次会议，并在专题论坛上发表了题为《早期功耗分析助力实现最优设计决策》演讲。
在便携式、穿戴式以及无线化的产品趋势下，除了满足产品性能外，更大的挑战是产品的集成度越来越高，设计上需要更多的功能模块整合，更细致的电源划分，以及更弹性的动态电压操作，在这越来越复杂的操作场景下，势必会将系统功耗往极致推进。”
此外，在过去的几十年里，世界人口不断增长，而电子产品的普及率也呈现出爆炸式的增长。每个人所拥有的电子设备数量不断增加，且每个设备的功率和能耗也在不断提升。这使得全球用电量呈现出惊人的增长速度，远远超过了人口的增长速度。这种能耗的增长不仅对能源资源造成巨大压力，也加剧了环境污染和气候变化等问题。
于是，对芯片设计公司或制造商来说，在保证芯片性能的情况下，尽可能做到降低功耗、节能和环保，不仅是提高产品竞争力的途径，也是企业发展的必经之路。
但一个无法忽视的问题是，当IC设计的规模越来越大，功能和复杂度越来越高时，不断增加的功耗密度，成为了阻碍高性能芯片开发的一道壁垒。AMD的CEO苏姿丰在ISSCC 2023上就曾指出，“超级电脑的算力可以每1.2年就翻倍，但是能耗效率的进展却是每2.2 年才能够翻倍”，“现在要让半导体的算力增加的最大瓶颈，其实不是算力本身而是能耗效率”。
对中国半导体产业来说，通过先进的制程工艺和EDA工具来提高芯片性能，不断提升能耗效率，肯定是一条康庄大道。但如果因为一些特殊原因使得我们无法再去使用它们来获得高水平设计时，能否通过扎实的技术功底和宽厚的设计经验，找到另外一些有效提升产品竞争力的途径？既是挑战也是机遇。而这其中，低功耗设计工具配合创新的架构和设计方法学，就被业界普遍看好。
为了解决低功耗的挑战，设计工程师们采用了更为先进的低功耗设计方法学，业界也推出了IEEE 1801标准（UPF）来描述功耗设计意图，该标准定义了从RTL到GDS全流程的低功耗管理设计意图，帮助功耗的优化以及相关的设计验证与实现。
然而，低功耗设计依然困难重重，通过电源关断实现低功耗设计的最大问题是如果错误地部署了电源管理逻辑，可能会导致电路逻辑发生变化，产生功能性的错误，导致整个设计的失败，这种错误要在流片之前尽量避免。
另一个难题就是功耗是否可以达到预期标准。比如设计团队在RTL设计阶段错失功耗优化的机会，而后期可优化空间减少，从而导致功耗过高，或者也可能是由于设计和UPF中的错误和遗漏所导致。这样的结果会导致最终产品功耗过高，从而影响了产品的性能和寿命，降低了产品在市场上的竞争力。
IC设计流程的每一步都必须考虑低功耗设计
为了解决上述的难题，就需要有一款工具可以在设计的全流程对低功耗设计特别是电源管理的正确性和一致性进行检查。
芯片从前期的架构一直到GDS的诞生，流程多且非常复杂，任何一步出错都可能导致产品的失败，特别是电源管理的出错，将极有可能导致产品的失败。所以针对于电源管理，要保证每个流程中的每一步都与最初的电源管理架构是一致的；电源管理的意图要从架构设计，RTL，综合一直到最后的物理实现，都要保证其与上一个流程或者是上一个步骤是一致性。而每一个步都保证一致的情况下，还要保证其功能的正确性，不同的电源域之间电压的不同、开关的不同，需要有一些电源策略，例如在何种情况下应该加level shift, isolation, power switch等，同时插入之后的控制电路电源策略又是否正确，功能是否正确，这是一个非常复杂的场景，单单靠人力去检查是非常容易出错的，而当今芯片电源越来越复杂，靠人力去完成是不现实的，这时候需要用特殊的EDA工具来帮助设计团队，
英诺达的EnFortius®凝锋®低功耗设计静态验证工具（LPC）基于最先进的功耗设计方法学，可以快速高效地定位低功耗设计相关问题，该工具可以帮助IC设计师完成从RTL到GDS全流程的低功耗设计管理，确保低功耗设计的正确性以及一致性。
作为一款静态检查工具，客户不但需要快速准确地查错，更需要快捷的分析工具快速定位问题根源，该工具的图形用户界面（GUI）帮助客户在报错信息、源文件、UPF、和原理图之间无缝切换，减少了用户查错定位过程中的复杂性和不确定性，客户可以轻松检索报错信息所关联的对象、查看对应的源码和目标属性。
仅作设计和电源意图的检查是不够的，如果功耗不能满足目标，流片同样面临失败的风险，因此这就要求设计团队需要在设计过程中掌握功耗的总体趋势和水平。
随着设计的推进，对功耗的预估会越来越准确——高度抽象的系统设计会被转化为RTL设计，再被转化为门级网表，然后通过综合工具映射到具体的物理器件上，最终形成可以在硅片上制造的电路。然而，对功耗的优化效果却是及早不及晚，在RTL阶段功耗优化效果可以达到25%-70%，所以尽早掌握功耗水平，有利于设计团队尽早展开功耗优化。
在高抽象级别的设计中，试图提高功耗评估的精度是比较困难的。在设计的早期，IP模型、逻辑门信息、物理信息、信号活动信息等各种信息程度不一，面对如此多的变量，分析的准确性往往会大打折扣。英诺达的EnFortius®凝锋®RTL级功耗分析工具（RPA）采用了自主研发的高效逻辑综合、门控综合与时钟树综合引擎，另外，英诺达还开发了物理线网模型，可以大幅提高功耗估算的准确性，让设计团队可以从RTL设计阶段开始准确捕捉到功耗的趋势，甄别功耗热点。
在设计后期，英诺达的EnFortius®凝锋®门级功耗分析工具（GPA）工具可以通过内建算法完成信号活动率、信号转换时间、时钟信号及特殊常量信号在电路中的传导计算，准确快速地完成网表级的功耗分析，其精度最高可达Signoff工具5%以内。
芯片设计团队配合RPA和GPA工具提供的各类报告、电路搜索及查询功能，可以快速有效地定位电路中可能的功耗热点并分析原因，为后续的功耗优化提供数据及解决办法。
无论是RPA还是GPA，都需要持续的信号活动信息的文件输入（波形文件），才能更准确的获取功耗的数据,业界比较常见的如VCD, FSDB, SAIF文件等。
评估准确的功耗离不开典型的应用场景，而典型的应用的场景通常不止一种。用传统的EDA工具仿真的方法，生成出信号活动信息（波形文件）是非常耗时的，在门级网表仿真的时候尤为漫长。例如一个几毫秒的仿真可能需要半个月，系统级仿真则需要更长时间。不仅如此，这样的仿真需要不停地调试，不停地重复，便于设计团队掌握功耗的趋势和水平，对功耗进行优化处理。
英诺达的EnCitius®曜奇®SVS系统验证平台的硬件仿真加速器，可快速产生评估低功耗的场景的波形文件，在极短的时间内评估出各种场景下的功耗，从而让前端设计/架构人员提前知道优化哪里的功耗收益最大，同时后期（TO前）的功耗计算可以更接近最终产品回来后的实际的功耗。SVS系统验证平台使用简单，大部分常用的组件不用二次开发，大大提高了验证的效率同时，也给RPA和GPA功耗评估及计算提供了便利。
至此，英诺达实现了在设计全流程中低功耗管理、优化的初步方案。也就是说，在低功耗设计策略方面，英诺达的EnFortius® LPC可以在设计的全流程对电源的管理意图的正确性进行检查；而为了解决“优化效率与估算精度难两全”的难题，EnFortius®RPA和门级功耗分析工具(GPA)通过输入设计、信息活动信号和物理参数等文件，既可以实现早期对功耗数据的估算、了解功耗的整体趋势，也可以在设计后期掌握精准的功耗数据。
而这其中，最主要的信号活动文件的来源则由英诺达的EnCitius®曜奇®SVS的硬件仿真加速器来提供，二者相互配合，可以实现对设计的快速迭代。除此之外，英诺达正在开发的功耗优化工具可以通过以上工具的分析评估结果，在早期对功耗进行系统及全面地优化，该产品预计在2024年发布。
自去年11月首款低功耗EDA工具发布以来，英诺达已推出了3款相关工具，展现了深耕低功耗领域的决心。同时在静态验证领域，英诺达也积极进行布局，目前已经发布了1款DFT静态检查工具，还有另外两款也正在研发中。
2023年，英诺达在自主研发的道路上迎来了一个又一个里程碑。这一年，英诺达不断突破技术壁垒，不断推动科技创新，取得了瞩目成就。英诺达将继续秉持创新精神，再接再厉，与合作伙伴共同推动产业的进步与发展！
英诺达（成都）电子科技有限公司是一家由行业顶尖资深人士创立的本土EDA企业，公司坚持以客户需求为导向，帮助客户实现价值最大化，为中国半导体产业提供卓越的EDA解决方案。公司的长期目标是通过EDA工具的研发和上云实践，参与国产EDA完整工具链布局并探索适合中国国情的工业软件上云的路径与模式，赋能半导体产业高质量发展。英诺达首款自主研发的EnFortius®凝锋®系列低功耗EDA工具，可有效帮助IC设计工程师定位并分析低功耗设计相关问题。在静态验证领域，EnAltius®昂屹®系列工具将在设计流程的早期增强可预测性，帮助IC设计工程师做出最优决策。英诺达的EnCitius®曜奇® SVS系统验证平台则利用EDA上云的优势，为客户打通验证资源的渠道，提供全面的SoC及系统级验证的一站式解决方案，提高芯片设计效率。此外，英诺达还可提供完整、可定制的前/后端设计服务。
